

11. Problemas


❖ Diseño 1

- Describir en VHDL el circuito secuencial síncrono de la figura. Además de la señal de reloj tiene dos entradas:
 - ✓ **RESET**. Entrada de restauración. Es asíncrona y activa a nivel lógico bajo.
 - ✓ **Ent_ser**. Entrada por donde se reciben en serie bits sincronizados con el flanco de subida de CLK
- Genera un pulso en la salida **Det** después de recibirse la secuencia **10110**, teniendo en cuenta que ésta puede ir precedida por cualquier patrón de bits, y que primero se recibe el bit de la izquierda. El circuito debe detectar secuencias consecutivas.

❖ Diseño 2


- Repítase el diseño 1, considerando las siguientes condiciones:
 - ✓ Reset es síncrona.
 - ✓ La salida se activará al recibirse el último bit.
 - ✓ Para la detección se considerará el solape entre dos secuencias consecutivas. Se trata de un detector con solape.

Detec. secuencia



11. Problemas

❖ Diseño 3




- Describir en VHDL la FSM del circuito de la figura. La descripción se realizará para la herramienta XST, y realizando una asignación automática de estados. **RESET** es la entrada de restauración asíncrona, y por **X** se reciben en serie secuencias de bits sincronizados con el flanco de subida de la señal de reloj, **CLK**. La salida **Z1** se pondrá a 1 al recibir el cuarto bit de la secuencia **0101**, y la salida **Z2** al recibir el cuarto bit de la secuencia **1110**. Cada secuencia válida puede ir precedida de cualquier patrón de bits. Realícese el diseño teniendo en cuenta que deben detectarse secuencias consecutivas.

11. Problemas

❖ Diseño 4


- Diseñar el circuito secuencial síncrono de la figura. **RESET** es la entrada de restauración síncrona activa a nivel lógico bajo, y **X** una entrada por donde se reciben en serie caracteres **BCD** sincronizados con el flanco de subida de la señal de reloj. La salida **Z** se activará al recibir el último bit de los caracteres con **valor 5 o 7**. Realícese el diseño teniendo en cuenta que los caracteres BCD se reciben consecutivamente y que primero se recibe el bit menos significativo de cada carácter.



11. Problemas

❖ Diseño 5


- Describir en VHDL, como una FSM, el circuito de la figura. Éste es un detector de flanco de subida. En la salida **Flanco** se generará un pulso a nivel alto durante un periodo de reloj cada vez que se produzca un flanco de subida en la entrada **Ent**. **Reset** es la entrada de restauración síncrona.



11. Problemas

❖ Diseño 6

- Describir en VHDL como una FSM el comparador de magnitud serie de números binarios de tres bits de la figura. La descripción se realizará para la herramienta XST y teniendo en cuenta que se realiza una asignación automática de estados. El sistema tiene cuatro entradas **Reset, a, b y EN**, y tres salidas, **A_Ma_b, A_Ig_B y A_Me_B**. Reset es la entrada de restauración síncrona, que es activa a nivel lógico alto. En a y b se reciben síncronamente con el flanco de subida de la señal de reloj los bits de cada número. Al activarse EN indica que se está recibiendo el primer bit válido de cada número. EN es activa a nivel alto. Realícese el diseño teniendo en cuenta:
 - ✓ Primero se recibe el bit más significativo.
 - ✓ Una vez recibido el primer bit de cada número, si se desactiva EN se debe continuar con la comparación de los números hasta que se reciban los tres bits.
 - ✓ Las salidas estarán a 0 lógico hasta el momento en el que se recibe el tercer bit de ambos números, en el cual se activará la salida correspondiente. Una vez recibidos los números el sistema permanecerá bloqueado con la salida correspondiente activa, hasta que se restaure mediante una señal de restauración síncrona (RESET).



11. Problemas

❖ Diseño 7

Árbitro de bus



- Describir en VHDL como una FSM el árbitro de bus de la figura. **Req0, Req1 y Req2** son las peticiones de bus y **Ack0, Ack1 y Ack2** las correspondientes concesiones de bus. Si se activa más de una petición de bus al mismo tiempo, se concederá el bus a la petición más prioritaria, siendo Req0 la más prioritaria y Req2 la menos prioritaria. Una vez concedido el bus a un dispositivo, se mantiene la señal de concesión activa hasta que éste desactive su petición, aunque ésta sea la menos prioritaria y esté activa otra más prioritaria. Se realizará el diseño de forma que se optimice el diseño lo máximo posible, reduciendo el número total de señales necesarias (variables de estado + señales de salida). El alumno tendrá en cuenta que este requisito puede forzar una asignación específica de estados. De ser así, se realizará mediante constantes. La señal de restauración, RESET, es síncrona y activa a nivel lógico bajo. La descripción se realizará para la herramienta XST.

11. Problemas

❖ Diseño 7

Árbitro de bus




- Describir en VHDL como una FSM el árbitro de bus de la figura. **Req0, Req1 y Req2** son las peticiones de bus y **Ack0, Ack1 y Ack2** las correspondientes concesiones de bus. Si se activa más de una petición de bus al mismo tiempo, se concederá el bus a la petición más prioritaria, siendo Req0 la más prioritaria y Req2 la menos prioritaria. Una vez concedido el bus a un dispositivo, se mantiene la señal de concesión activa hasta que éste desactive su petición, aunque ésta sea la menos prioritaria y esté activa otra más prioritaria. Se realizará el diseño de forma que se optimice el diseño lo máximo posible, reduciendo el número total de señales necesarias (variables de estado + señales de salida). El alumno tendrá en cuenta que este requisito puede forzar una asignación específica de estados. De ser así, se realizará mediante constantes. La señal de restauración, RESET, es síncrona y activa a nivel lógico bajo. La descripción se realizará para la herramienta XST.

11. Problemas


❖ Diseño 8

- Diseñar mediante una FSM el circuito de control de un cartel de efectos luminosos. En el cartel se debe visualizar una flecha mediante LEDs, los cuales se han de encender y apagar en la secuencia que se indica en la figura.
- ✓ **Reset** es la entrada de inicialización asíncrona, de forma que al activarse el sistema se inicializa al instante 1.
- ✓ **Tic** es una señal de tipo pulso, de forma que cuando se pone a 1, se debe pasar de un instante a otro.
- ✓ Si **Rep** está a 1 se eliminan los instantes 3, 5 y 7.
- ✓ **Fin** se activará cuando se esté en el instante 10.
- ✓ El Led5 es el de la izquierda, y Led2, Led1 y Led0, los de la punta de la flecha.



11. Problemas

❖ Diseño 8



11. Problemas

❖ Diseño 9

- Describir en VHDL el diagrama de estados de la FSM de la figura. Se hará la descripción de forma que sea lo más reducida posible. Téngase en cuenta que el Reset es asíncrono, y que la FSM es activa por flanco de bajada. Se realizará una asignación automática de estados.

